(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2000-152187 (P2000-152187A)

(43)公關日 平成12年5月30日(2000.5.30)

(51) Int.Cl.7		歲別記号		FI				テーマコート*(参考)
H04N	5/93			H04	4 N 5/93		A	5 C O 1 8
G11B	20/10	351		G1:	LB 20/10		351Z	5 C O 5 2
H04N	5/765			H0-	4 N 5/907		В	5 C O 5 3
	5/781				5/781		510L	5 D O 4 4
	5/7826				5/782		Z	
			審查請求	未請求	請求項の数5	OL	(全 24 頁)	最終頁に続く

(21)出願番号

特願平10-317598

(22)出願日

平成10年11月9日(1998.11.9)

(71)出額人 000002185

ソニー株式会社

東京都品川区北品川6丁目7番35号

(72) 発明者 五十崎 正明

東京都品川区北品川6丁目7番35号 ソニ

一株式会社内

(72)発明者 大米 祥夫

東京都品川区北品川6丁目7番35号 ソニ

一株式会社内

(74)代理人 100082762

弁理士 杉浦 正知


最終頁に続く

(54) 【発明の名称】 同期検出装置および方法、ならびに、再生装置

(57) 【要約】

【課題】 セクタの途中で同期パターンのエラーがあっても確実に同期を得ることができるようにする。

【解決手段】 同期検出が行われない場合、シンクRAM17から供給される同期検出情報に基づきイナーシャ回路18で同期パルスが生成される。出力制御回路20では、この同期パルスによってディレイライン19のデータを出力すると共に、同期パルスの回数をカウントする。カウント値が所定数以上になったらFabーSYNCを出力する。位相制御回路16では、FabーSYNCと同期検出された際のパルスとが共に供給されたときに、シンクRAM17においてイナーシャ回路18が所定量だけ前戻りで同期パルスを生成するような位置に同期検出情報が書き込まれるように、シンクRAM17に対する同期検出情報の書き込みアドレスを作成する。



【特許請求の範囲】

【請求項1】 同期を検出するための同期パターンがデータ長毎に付加されて入力されたビット列から同期検出を行う同期検出装置において、

入力データの同期パターンを検出して上記入力データの 同期を検出すると共に、上記同期を検出できたことを示 す情報と検出された上記同期の間隔に基づくデータ長情 報とからなる同期検出情報を作成する同期検出手段と、 上記入力データを上記同期に対応したデータプロックと して順に複数格納する第1のメモリ手段と、

上記同期検出手段による上記同期検出情報を格納する、 上記第1のメモリ手段と対応した長さを有する第2のメ モリ手段と、

上記同期検出手段で上記同期が検出されない場合に、上 記第2のメモリ手段に書き込まれた上記同期検出情報の 位置と該同期検出情報の上記データ長情報とに基づき、 上記データ長に対応する同期信号を生成する同期信号生 成手段と、

上記同期信号生成手段により上記同期信号が生成された 回数をカウントし、カウント値が所定値以上になり、且 20 置。 つ、上記同期検出手段による上記同期の検出がなされた ち、上記第2のメモリ手段に対して、上記同期が検出さ 上記れた位置よりも所定長だけ前戻りした位置に、検出され た上記同期に伴う上記同期検出情報を書き込むように制 つ、御する位相制御手段とを有することを特徴とする同期検 タフ出装置。

【請求項2】 請求項1に記載の同期検出装置において、

上記第2のメモリ手段は、上記データブロックの長さの 整数倍の長さから、上記データブロックよりも短く、且 つ、上記データブロックの半分の長さを越える他のデー タブロックの長さを差し引いた長さを有し、

上記位相制御手段は、上記同期検出手段によって上記データブロックに対応する同期が検出されたら、上記同期 検出情報を上記第2のメモリ手段の後端側から上記データブロック長さの整数倍の位置から書き込み、上記同期 検出手段によって上記他のデータブロックに対応する同期が検出されたら、上記同期検出情報を上記第2のメモリ手段の先頭から上記他のデータブロック長さの整数倍の位置から書き込むようにしたことを特徴とする同期検出装置。

【請求項3】 記録媒体から再生された、同期を検出するための同期パターンがデータ長毎に付加されたビット列から同期検出を行う再生装置において、

再生データの同期パターンを検出して上記再生データの 同期を検出すると共に、上記同期を検出できたことを示 す情報と検出された上記同期の間隔に基づくデータ長情 報とからなる同期検出情報を作成する同期検出手段と、 上記再生データを上記同期に対応したデータブロックと して順に複数格納する第1のメモリ手段と、 上記同期検出手段による上記同期検出情報を格納する、 上記第1のメモリ手段と対応した長さを有する第2のメ モリ手段と、

上記同期検出手段で上記同期が検出されない場合に、上記第2のメモリ手段に書き込まれた上記同期検出情報の位置と該同期検出情報の上記データ長情報とに基づき、上記データ長に対応する同期信号を生成する同期信号生成手段と、

上記同期信号生成手段により上記同期信号が生成された 10 回数をカウントし、カウント値が所定値以上になり、且 つ、上記同期検出手段による上記同期の検出がなされた ら、上記第2のメモリ手段に対して、上記同期が検出さ れた位置よりも所定長だけ前戻りした位置に、検出され た上記同期に伴う上記同期検出情報を書き込むように制 御する位相制御手段と、

上記同期信号生成手段により生成された上記同期信号あるいは上記同期検出手段で検出された同期に基づき上記第1のメモリ手段に格納された上記データブロックを出力する出力制御手段とを有することを特徴とする再生装置。

《請求項4】 請求項3に記載の再生装置において、

上記第2のメモリ手段は、上記データブロックの長さの 整数倍の長さから、上記データブロックよりも短く、且 つ、上記データブロックの半分の長さを越える他のデー タブロックの長さを差し引いた長さを有し、

上記位相制御手段は、上記同期検出手段によって上記データブロックに対応する同期が検出されたら、上記同期 検出情報を上記第2のメモリ手段の後端側から上記デー タブロック長さの整数倍の位置から書き込み、上記同期 30 検出手段によって上記他のデータブロックに対応する同 期が検出されたら、上記同期検出情報を上記第2のメモ リ手段の先頭から上記他のデータブロック長さの整数倍 の位置から書き込むようにしたことを特徴とする再生装 置。

【請求項5】 同期を検出するための同期パターンがデータ長毎に付加されて入力されたビット列から同期検出を行う同期検出方法において、

入力データの同期パターンを検出して上記入力データの 同期を検出すると共に、上記同期を検出できたことを示 す情報と検出された上記同期の間隔に基づくデータ長情 報とからなる同期検出情報を作成する同期検出のステッ プン

上記入力データを上記 関邦に対応したデータブロックと して第1のメモリに順に複数格納するステップと、

上記第1のメモリと対応した長さを有する第2のメモリに、上記同期検出のステップによる上記同期検出情報を 格納するステップと、

上記同期検出のステップで上記同期が検出されない場合 に、上記第2のメモリに書き込まれた上記同期検出情報 50 の位置と該同期検出情報の上記データ長情報とに基づ

2

き、上記データ長に対応する同期信号を生成する同期信 号生成のステップと、

上記同期信号生成のステップにより上記同期信号が生成 された回数をカウントし、カウント値が所定値以上にな り、且つ、上記同期検出のステップによる上記同期の検 出がなされたら、上記第2のメモリに対して、上記同期 が検出された位置よりも所定長だけ前戻りした位置に、 検出された上記同期に伴う上記同期検出情報を書き込む ように制御する位相制御のステップとを有することを特 徴とする同期検出方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】この発明は、この発明は、記 録媒体から再生されたデータブロックから同期パターン を検出する際に、同期パターンが一定期間以上検出され なかった部分に前戻って、データブロックの位相を特定 する同期検出装置および方法、ならびに、再生装置に関 する。

[0002]

られ、ディジタルビデオ信号およびディジタルオーディ オ信号の記録再生を行うようにした、ディジタルビデオ テープレコーダが普及しつつある。

【0003】このような装置では、ディジタルビデオデ ータおよびディジタルオーディオデータを所定長のパケ ット単位に格納し、パケットのそれぞれに、同期検出用 の同期パターン、パケットのそれぞれを識別するための ブロックID、データの内容を表すIDおよびエラー訂 正用のパリティを付加してシンクブロックを構成する。 グループ化してセクタとし、セクタ単位でシリアルデー タとして磁気テープに記録される。記録は、回転ヘッド によって磁気テープ上に斜めにトラックを形成する。へ リカルスキャン方式で行われる。

【0004】また、記録に際して、同一セクタ内の各シ ンクプロックの長さは同じにされると共に、ブロックI Dが連続、且つデータ内容を表す I Dは、同じ値とされ る。

【0005】図23は、トラック上の各セクタの配置の 一例を概略的に示す。回転ヘッドが図の左側から右側へ とトレースし、トラックが形成される。トラックは、上 述したように、実際には磁気テープに対して斜めに形成 され、1フレームのビデオデータは、複数、例えば4ト ラックを用いて記録される。ビデオデータが記録される ビデオセクタに挟まれて、オーディオデータを記録する オーディオセクタが複数、配置される。この例では、C h1~Ch8までの8チャンネル分のオーディオ信号を 扱うことができるようにされているため、A1~A8の 8 つのオーディオセクタが配される。

【0006】各セクタの間には、例えばオーディオ信号 50 である。図24F~図24Hは、セクタの先頭4個のう

のセクタ単位でのインサート編集が可能なように、オー ディオデータの記録されないエディットギャップ(E G)が配置される。また、トラックの先頭には、プリア ンブルが設けられる。プリアンブルは、再生時に、再生 クロック用のPLLがロックしやすいような信号、例え ば「FF (16進表記)」のデータが繰り返し記録され る。さらに、記録媒体上での最短記録波長は、1トラッ ク分のデータ量に依存する。

【0007】再生時には、回転ヘッドによって磁気テー 10 プ上のトラックがトレースされ、再生信号が得られる。 この再生信号の、上述のプリアンブル部分における信号 のエッジが検出され、このエッジ間隔を利用して、再生 クロック用のPLLをロックさせる。そして、再生信号 から、シンク検出回路によって、再生クロックに同期し た再生ビット列から同期パターンを検出し、各々のシン クブロックの先頭位置を検出する。そして、検出された シンクブロック内のパケットを、ブロックID番号およ びデータ内容のIDとに応じて並べ替えて、元のデータ 列を復号する。すなわち、シンクブロック先頭の同期パ 【従来の技術】近年、記録媒体として磁気テープが用い 20 ターンのビット列および出現周期、さらに、同一セクタ 内でブロックID番号が連続で、且つデータ内容を表す IDが同じであるというということを利用して、シンク ブロックの位相が特定される。

> 【0008】例えば、同期パターンのビット列が固有パ ターンと一致し、且つシンクブロック長だけ遅延した位 置に同一のパターンが検出され、さらに、ブロックID 番号が適正であった場合に、シンクプロックの位相が特 定される。

【0009】ここで、データ列の復号時に、データ列に そして、このシンクブロックを、データの種類に応じて 30 エラーが生じている場合について考える。ここでは、デ ータ列のビット間隔は常に同じで、ランダムエラーだけ が付加されたと仮定する。この場合、同期パターン間の ビット間隔は、同一セクタ内で常に同じであるため、セ クタの先頭で同期検出ができれば、あとはブロック長に 基づきフライホイール処理を行うことで、後ろの同期ブ ロックの先頭位相は特定できる。よって、この場合に は、セクタの先頭位置での同期検出確率が十分確保され ていれば良いことになる。

> 【0010】なお、フライホイール処理は、以前検出さ 40 れた周期で、引き続いて同期信号を発生させる処理であ り、イナーシャ回路で実現される。

【0011】この例では、同期検出を、データの入力点 とブロック長分だけ遅延した点とを参照して行っている ので、セクタの先頭で同期検出を行うためには、セクタ の先頭で2個連続して同期パターンを検出する必要があ る。図24は、セクタの先頭で2個連続して同期パター ンを検出できない例を示す。図24Aは、セクタの先頭 で4個連続してエラーがある例である。図24B~図2 4 Eは、セクタの先頭4個のうち3個にエラーがある例

ち2個にエラーがあり、連続した2個が検出されていな い例である。

【0012】一方、図241は、セクタの先頭4個のう ち3個まで検出されているが、そのうち先頭の2個が連 続して検出されていない。これは、連続して検出されて

バイトエラー発生確率:Pbytes

同期パターン4バイトがエラーになる確率:Ps=1-(1-Pbytes)4 ・・・(1)

同期パターン検出エラー確率:

 $Pse=Ps^{4}+4 \times Ps^{3} \times (1-Ps)+3\times Ps^{2} \times (1-Ps)^{2}+Ps\times (1-Ps)^{3}$

このように求められる。

Tse=14.3回/s

【0014】例えば有効走査線数が480本のノンイン ターレス (プログレッシブ) 走査で、ビデオレートが9 OMbpsの場合、セクタ先頭の発生頻度が3596回 /sとなる。同期パターン誤りによるエラーの発生頻度 Tse は、Pbytes=1×10⁻³とした場合、上述の式(1)お よび式 (2) に基づき、

 $Pse=Ps^{4}+4 \times Ps \times (1-Ps)^{3}+3 \times Ps^{2} \times (1-Ps)^{4}$

この式 (3) で計算できる。Pbytes=1×10⁻³とすると、 Tse=0.175 回/s

このようになる。すなわち、前戻り処理を行うことによ って、飛躍的に同期検出能力が高まる。

【0016】図25は、従来の技術による、前戻り処理 を行うようにされた同期検出回路の構成の一例を示す。 この回路は、データ長がLであるシンクブロックに対応 している。端子300から供給された入力データは、デ ータ長しに対応するシフトレジスタ301に供給される と共に、比較回路303の一方の入力端に供給される。 比較回路303の他方の入力端には、入力データがシフ トレジスタ301から出力されたデータ列は、ディレイ ライン307を介して61分遅延され、可変シフタ30 8に供給される。

【0017】図26は、セクタの先頭から読み出された 入力データの一例を概略的に示す。「×」は、同期パタ ーンにエラーがあるデータである。「O」は、同期パタ ーンにエラーがないデータである。時間的には、データ 1がより新しく、データaが最も古い。ここでは、デー タaがセクタの先頭であるとする。例えばディレイライ ン307において、4L目にデータaが格納され、ディ 40 まれる。 レイライン307の先頭に向けてデータb、データc、 データdと格納される。シフトレジスタ301にはデー タeが格納される。入力端300には、データfが到来 していることになる。また、入力データは、シンク比較 回路302にも供給され、内部でラッチされる。そし て、ラッチされている入力データに対して、各ビット位 置で8ビットからなる同期パターンとの比較を行う。比 較結果として、同期パターンの検出結果と、どのビット 位置でパターンが一致したのかを示すビットシフト量が

いる後半の2個の同期パターンから、同期パターンを前 に戻っての同期検出が可能である。

【0013】ここで、同期パターンが検出できない確率 について考える。確率は、

10 このようになる。

【0015】次に、上述した図241のような場合にお いて、遡りによって同期検出を行う例について考える。 すなわち、3、4の位置の同期パターンは、検出できる ため、これにより、1の同期パターンの位置は、3、4 の位置から前戻りすることで計算可能である。この前戻 り処理をした場合での、同期パターン検出ができない確 率は、

• • • (3)

の検出結果に基づき一方および他方の入力端に供給され 20 たデータ列からシンクブロックを検出する。検出結果に 基づき、シンク検出回路304でシンクブロックに格納 されたプロックID番号およびデータ内容のIDに基づ き、上述したように、シンクブロックの妥当性を判断す ると共に、シンクブロックの位相を特定する。

【0018】シンク検出回路304では、検出された詞 期パターンを含むシンクブロックに格納されたID情報 (ID番号) と、システム関数として予め知られている 当該セクタの先頭のシンクブロックのID番号とに基づ き、当該セクタの先頭のシンクブロック(データa)へ トレジスタ301で遅延されたものが供給される。シフ 30 の相対位置を計算する。このときには、この例では、シ フトレジスタ301内のデータ e と、ディレイライン3 07の先頭のデータ dに基づき、相対位置の計算が行わ れる。

> 【0019】この相対位置情報が位相制御回路305に 供給される。相対位相情報は、位相制御回路305によ り書き込みアドレスを計算され、(6L+K)の長さを 有するシンクRAM306に書き込まれる。また、その アドレスには、イナーシャ回路309を起動させるため の起動信号や、同期パターンの検出情報が併せて書き込

> 【0020】上述した、位相制御回路305から供給さ れ書き込まれた各情報は、シンクRAM306中を、デ ィレイライン307中のデータの移動に対応して移動 し、シンクRAM306の後端からLの位置に来ると、 イナーシャ回路309に供給される。これによりイナー シャ回路309から同期パルスが出力される。同期パル スは、端子310に導出されると共に、可変シフタ30 8に供給される。

【0021】可変シフタ308では、シンクRAM30 比較回路303に供給される。比較回路303では、こ 50 6から供給された相対位相情報と、イナーシャ回路30

7

9から供給された同期パルスとに基づき、ディレイライン307から出力されたデータaを位相シフトさせると共に、同期パルスに同期させて、シンクブロックとして出力端311に導出させる。セクタの先頭のシンクブロックが同期パルスに同期されて出力される。

[0022]

【発明が解決しようとする課題】この図25に示す構成では、シンク検出回路304で予めセクタ先頭のIDとして知られている情報に基づき、各種信号を形成し、セクタ先頭での前戻り処理のみが行われる。そのため、例えば図25に示されるデータト~データjまでのような、セクタの途中で同期パターンが検出できなかった場合の前戻り処理を行うことができないという問題点があった。

【0023】例えばノントラッキング再生を行うような再生装置では、1つのトラックを複数の再生ヘッドでトレースするので、それぞれの再生ヘッドからの信号は、トラックの途中から再生された信号となる。このときには、セクタの途中から同期パターンを検出し、イナーシャ回路を動作させる必要がある。ところが、上述したように、従来の方法では、セクタ中の特定の番号を検出した場合に前戻り処理を行うようにされているため、セクタの途中からのデータに対しては前戻り処理が行えないという問題点があった。

【0024】また、従来では、同時に対応できるシンクブロック長が1種類だけとされており、互いに異なる複数のシンクブロック長を持つような記録フォーマットでは使用することができないという問題点があった。

【0025】したがって、この発明の目的は、セクタの途中で同期パターンのエラーがあっても確実に同期を得ることができると共に、互いに異なる複数のシンクプロック長が混在するような記録フォーマットにも対応できるような同期検出装置および方法、ならびに、再生装置を提供することにある。

[0026]

【課題を解決するための手段】この発明は、上述した課題を解決するために、同期を検出するための同期パターンがデータ長毎に付加されて入力されたビット列から同期検出を行う同期検出装置において、入力データの同期パターンを検出して入力データの同期を検出された同期を検出できたことを示す情報と検出された同期の間隔に基づくデータ長情報とからなる同期に対応したで成する同期検出手段と、入力データを同期に対応した手段と、同期検出手段と、で複数格納する第1のメモリ手段と対応した長さを有する第2のメモリ手段と対応した長されない場合に、第1のメモリ手段に書き込まれた同期検出情報の位置と同期検出情報のデータ長情報とに基づき、データ長に対応する同期信号を生成する同期信号生成手段と、同期信号生成する同期信号生成手段と、同期信号生成する同期信号生成手段と、同期信号生成するにあるためのには、

3

成手段により同期信号が生成された回数をカウントし、カウント値が所定値以上になり、且つ、同期検出手段による同期の検出がなされたら、第2のメモリ手段に対して、同期が検出された位置よりも所定長だけ前戻りした位置に、検出された同期に伴う同期検出情報を書き込むように制御する位相制御手段とを有することを特徴とする同期検出装置である。

【0027】また、この発明は、記録媒体から再生され た、同期を検出するための同期パターンがデータ長毎に 10 付加されたビット列から同期検出を行う再生装置におい て、再生データの同期パターンを検出して再生データの 同期を検出すると共に、同期を検出できたことを示す情 報と検出された同期の間隔に基づくデータ長情報とから なる同期検出情報を作成する同期検出手段と、再生デー タを同期に対応したデータブロックとして順に複数格納 する第1のメモリ手段と、同期検出手段による同期検出 情報を格納する、第1のメモリ手段と対応した長さを有 する第2のメモリ手段と、同期検出手段で同期が検出さ れない場合に、第2のメモリ手段に書き込まれた同期検 出情報の位置と同期検出情報のデータ長情報とに基づ き、データ長に対応する同期信号を生成する同期信号生 成手段と、同期信号生成手段により同期信号が生成され た回数をカウントし、カウント値が所定値以上になり、 且つ、同期検出手段による同期の検出がなされたら、第 2のメモリ手段に対して、同期が検出された位置よりも 所定長だけ前戻りした位置に、検出された同期に伴う同 期検出情報を書き込むように制御する位相制御手段と、 同期信号生成手段により生成された同期信号あるいは同 期検出手段で検出された同期に基づき第1のメモリ手段 30 に格納されたデータブロックを出力する出力制御手段と を有することを特徴とする再生装置である。

【0028】また、この発明は、同期を検出するための 同期パターンがデータ長毎に付加されて入力されたビッ ト列から同期検出を行う同期検出方法において、入力デ ータの同期パターンを検出して入力データの同期を検出 すると共に、同期を検出できたことを示す情報と検出さ れた同期の間隔に基づくデータ長情報とからなる同期検 出情報を作成する同期検出のステップと、入力データを 同期に対応したデータブロックとして第1のメモリに順 に複数格納するステップと、第1のメモリと対応した長 さを有する第2のメモリに、同期検出のステップによる 同期検出情報を格納するステップと、同期検出のステッ プで同期が検出されない場合に、第2のメモリに書き込 まれた同期検出情報の位置と同期検出情報のデータ長情 報とに基づき、データ長に対応する同期信号を生成する 同期信号生成のステップと、同期信号生成のステップに より同期信号が生成された回数をカウントし、カウント 値が所定値以上になり、且つ、同期検出のステップによ る同期の検出がなされたら、第2のメモリに対して、同 50 期が検出された位置よりも所定長だけ前戻りした位置

に、検出された同期に伴う同期検出情報を書き込むよう に制御する位相制御のステップとを有することを特徴と する同期検出方法である。

【0029】上述したように、この発明は、入力データ が同期に対応したデータブロックとして第1のメモリに 順に複数格納され、同期検出手段では、入力データの同 期パターンを検出して入力データの同期を検出すると共 に、同期を検出できたことを示す情報と検出された同期 の間隔に基づくデータ長情報とからなる同期検出情報を 作成する。同期検出手段による同期検出情報が第1のメ モリに対応した長さを有する第2のメモリに格納され る。同期信号生成手段では、同期が検出されない場合 に、第2のメモリに書き込まれた同期検出情報の位置と 同期検出情報のデータ長情報とに基づき、データ長に対 応する同期信号を生成する。同期信号生成手段により同 期信号が生成された回数がカウントされ、カウント値が 所定値以上になり、且つ、同期検出手段による同期の検 出がなされたら、第位相制御手段によって、第2のメモ リ手段に対して、同期が検出された位置よりも所定長だ 報を書き込むように制御される。そのため、同期信号生 成手段では、同期が検出されない位置まで前戻りして同 期信号が生成される。

[0030]

【発明の実施の形態】以下、この発明をディジタルVC Rに対して適用した一実施形態について説明する。この 一実施形態は、放送局の環境で使用して好適なもので、 互いに異なる複数のフォーマットのビデオ信号の記録・ 再生を可能とするものである。例えば、NTSC方式に 信号(480i信号)およびPAL方式に基づいたイン ターレス走査で有効ライン数が576本の信号(576 i信号)の両者を殆どハードウエアを変更せずに記録。 再生することが可能とされる。 さらに、インターレス走 査でライン数が1080本の信号(1080i信号)、 プログレッシブ走査 (ノンインターレス) でライン数が それぞれ480本、720本、1080本の信号(48 0p信号、720p信号、1080p信号) などの記録 ・再生も行うようにできる。

MPEG2方式に基づき圧縮符号化され、オーディオ信 号は非圧縮で扱われる。周知のように、MPEG2は、 動き補償予測符号化と、DCTによる圧縮符号化とを組 み合わせたものである。MPEG2のデータ構造は、階 層構造をなしており、下位から、ブロック層、マクロブ ロック層、スライス層、ピクチャ層、GOP層およびシ ーケンス層となっている。

【0032】プロック層は、DCTを行う単位であるD CTプロックからなる。マクロブロック層は、複数のD CTブロックで構成される。スライス層は、ヘッダ部

と、行間をまたがらない任意個のマクロブロックより構 成される。ピクチャ層は、ヘッダ部と、複数のスライス とから構成される。ピクチャは、1 画面に対応する。G OP(Group Of Picture)層は、ヘッダ部と、フレーム内 符号化に基づくピクチャである I ピクチャと、予測符号 化に基づくピクチャであるPおよびBピクチャとから構 成される。

【0033】 I ピクチャ(Intra-coded picture:イント ラ符号化画像)は、符号化されるときその画像1枚の中 10 だけで閉じた情報を使用するものである。従って、復号 時には、Iピクチャ自身の情報のみで復号できる。Pピ クチャ(Predictive-coded picture :順方向予測符号化 画像)は、予測画像(差分をとる基準となる画像)とし て、時間的に前の既に復号されたIピクチャまたはPピ クチャを使用するものである。動き補償された予測画像 との差を符号化するか、差分を取らずに符号化するか、 効率の良い方をマクロブロック単位で選択する。Bピク チャ(Bidirectionally predictive-coded picture : 両 方向予測符号化画像)は、予測画像(差分をとる基準と け前戻りした位置に、検出された同期に伴う同期検出情 20 なる画像)として、時間的に前の既に復号された I ピク チャまたはPピクチャ、時間的に後ろの既に復身された IピクチャまたはPピクチャ、並びにこの両方から作ら れた補間画像の3種類を使用する。この3種類のそれぞ れの動き補償後の差分の符号化と、イントラ符号化の中 で、最も効率の良いものをマクロブロック単位で選択す る。

【0034】従って、マクロブロックタイプとしては、 フレーム内符号化(Intra) マクロブロックと、過去から 未来を予測する順方向 (Foward) フレーム間予測マクロブ 基づいたインターレス走査で有効ライン数が480本の 30 ロックと、未来から過去を予測する逆方向(Backward)フ レーム間予測マクロブロックと、前後両方向から予測す る両方向マクロプロックとがある。Iピクチャ内の全て のマクロブロックは、フレーム内符号化マクロブロック である。また、Pピクチャ内には、フレーム内符号化マ クロプロックと順方向フレーム間予測マクロブロックと が含まれる。Bピクチャ内には、上述した4種類の全て のタイプのマクロブロックが含まれる。

【0035】GOPには、最低1枚のIピクチャが含ま れ、PおよびBピクチャは、存在しなくても許容され 【0031】また、この一実施形態では、ビデオ信号は 40 る。最上層のシーケンス層は、ヘッダ部と複数のGOP とから構成される。

> 【0036】MPEGのフォーマットにおいては、スラ イスが1つの可変長符号系列である。可変長符号系列と は、可変長符号を復号化しなければデータの境界を検出 できない系列である。

【0037】また、シーケンス層、GOP層、ピクチャ 層、スライス層およびマクロブロック層の先頭には、そ れぞれ、バイト単位に整列された所定のビットパターン を有する識別コード (スタートコードと称される) が配 50 される。なお、上述した各層のヘッダ部は、ヘッダ、拡

張データまたはユーザデータをまとめて記述したものである。シーケンス層のヘッダには、画像(ピクチャ)のサイズ(縦横の画素数)等が記述される。GOP層のヘッダには、タイムコードおよびGOPを構成するピクチャ数等が記述される。

【0038】スライス層に含まれるマクロブロックは、 複数のDCTブロックの集合であり、DCTブロックの 符号化系列は、量子化されたDCT係数の系列を 0 係数 の連続回数(ラン)とその直後の非0系列(レベル)を 1つの単位として可変長符号化したものである。マクロ プロックならびにマクロブロック内のDCTブロックに は、バイト単位に整列した識別コードは付加されない。 すなわち、これらは、1つの可変長符号系列ではない。 【0039】マクロブロックは、画面(ピクチャ)を1 6 画素×16 ラインの格子状に分割したものである。ス ライスは、例えばこのマクロブロックを水平方向に連結 してなる。連続するスライスの前のスライスの最後のマ クロブロックと、次のスライスの先頭のマクロブロック とは連続しており、スライス間でのマクロブロックのオ ーパーラップを形成することは、許されていない。ま た、画面のサイズが決まると、1画面当たりのマクロブ ロック数は、一意に決まる。

【0040】一方、復号および符号化による信号の劣化を避けるためには、符号化データ上で編集することが望ましい。このとき、PピクチャおよびBピクチャは、その復号に、時間的に前のピクチャあるいは前後のピクチャを必要とする。そのため、編集単位を1フレーム単位とすることができない。この点を考慮して、この一実施形態では、1つのGOPが1枚のIピクチャからなるようにしている。

【0041】また、例えば1フレーム分の記録データが記録される記録領域が所定のものとされる。MPEG2では、可変長符号化を用いているので、1フレーム期間に発生するデータを所定の記録領域に記録できるように、1フレーム分の発生データ量が制御される。さらに、この一実施形態では、磁気テープへの記録に適するように、1スライスを1マクロブロックから構成すると共に、1マクロブロックを、所定長の固定枠に当てはめる。

【0042】図1は、この一実施形態による記録再生装置の記録側の構成の一例を示す。記録時には、所定のインターフェース例えばSDI(Serial Data Interface)の受信部を介してディジタルビデオ信号が端子101から入力される。SDIは、(4:2:2)コンポーネントビデオ信号とディジタルオーディオ信号と付加的データとを伝送するために、SMPTEによって規定されたインターフェイスである。入力ビデオ信号は、ビデオエンコーダ102においてDCT(Discrete Cosine Transform)の処理を受け、係数データに変換され、係数データが可変長符号化される。ビデオエンコーダ102から

の可変長符号化(VLC)データは、MPEG2に準拠

したエレメンタリストリームである。この出力は、セレクタ103の一方の入力端に供給される。

【0043】一方、入力端子104を通じて、ANSI /SMPTE 305Mによって規定されたインターフ エイスである、SDTI(Serial Data Transport Inter face) のフォーマットのデータが入力される。この信号 は、SDTI受信部105で同期検出される。そして、 パッファに一旦溜め込まれ、エレメンタリストリームが 10 抜き出される。抜き出されたエレメンタリストリーム

【0044】セレクタ103で選択され出力されたエレメンタリストリームは、ストリームコンバータ106に供給される。ストリームコンバータ106では、MPEG2の規定に基づきDCTブロック毎に並べられていたDCT係数を、1マクロブロックを構成する複数のDCTブロックを通して、周波数成分毎にまとめ、まとめた周波数成分を並べ替える。並べ替えられた変換エレメンタリストリームは、パッキングおよびシャフリング部1

は、セレクタ103の他方の入力端に供給される。

20 07に供給される。

【0045】エレメンタリストリームのビデオデータは、可変長符号化されているため、各マクロブロックのデータの長さが不揃いである。パッキングおよびシャフリング部107では、マクロブロックが固定枠に詰め込まれる。このとき、固定枠からはみ出た部分は、固定枠のサイズに対して余った部分に順に詰め込まれる。また、タイムコード等のシステムデータが入力端子108からパッキングおよびシャフリング部107に供給され、ピクチャデータと同様にシステムデータが記録処理ので見ずる。また、走査順に発生する1フレームのマクロブロックを並び替え、テープ上のマクロブロックの記録位置を分散させるシャフリングが行われる。シャフリングによって、変速再生時に断片的にデータが再生される時でも、画像の更新率を向上させることができる。

【0046】パッキングおよびシャフリング部107からのビデオデータおよびシステムデータ(以下、特に必要な場合を除き、システムデータを含む場合も単にビデオデータと言う。)が外符号エンコーダ109に供給される。ビデオデータおよびオーディオデータに対するエラー訂正符号としては、積符号が使用される。積符号は、ビデオデータまたはオーディオデータの2次元配列の縦方向に外符号の符号化を行い、その横方向に内符号の符号化を行い、データシンボルを2重に符号化するものである。外符号および内符号としては、リードソロモンコード(Reed-Solomon code)を使用できる。

【0047】外符号エンコーダ109の出力がシャフリング部110に供給され、複数のECC(Error Correctig Code)ブロックにわたってシンクブロック単位で順番を入れ替える、シャフリングがなされる。シンクブロック単位のシャフリングによって特定のECCブロックに

エラーが集中することが防止される。シャフリング部1 10でなされるシャフリングをインターリーブと称する こともある。シャフリング部1110の出力が混合部11 1に供給され、オーディオデータと混合される。なお、 混合部111は、後述のように、メインメモリにより構 成される。

【0048】112で示す入力端子からオーディオデー タが供給される。この一実施形態では、非圧縮のディジ タルオーディオ信号が扱われる。ディジタルオーディオ 信号は、入力側のSDI受信部(図示しない)またはS DTI受信部105で分離されたもの、またはオーディ オインターフェースを介して入力されたものである。入 カディジタルオーディオ信号が遅延部113を介してA UX付加部114に供給される。遅延部113は、オー ディオ信号とビデオ信号と時間合わせ用のものである。 入力端子115から供給されるオーディオAUXは、補 助的データであり、オーディオデータのサンプリング周 波数等のオーディオデータに関連する情報を有するデー タである。オーディオAUXは、AUX付加部114に てオーディオデータに付加され、オーディオデータと同 20 on) データおよびAUXを意味する。

【0049】AUX付加部114からのオーディオデー タおよびAUX(以下、特に必要な場合を除き、AUX を含む場合も単にオーディオデータと言う。)が外符号 エンコーダ116に供給される。外符号エンコーダ11 6は、オーディオデータに対して外符号の符号化を行 う。外符号エンコーダ116の出力がシャフリング部1 17に供給され、シャフリング処理を受ける。オーディ オシャフリングとして、シンクブロック単位のシャフリ ングと、チャンネル単位のシャフリングとがなされる。 【0050】シャフリング部117の出力が混合部11 1に供給され、ビデオデータとオーディオデータが1チ ャンネルのデータとされる。混合部111の出力がID 付加部118が供給され、ID付加部118にて、シン クブロック番号を示す情報等を有するIDが付加され る。 I D付加部 I 1 8 の出力が内符号エンコーダ 1 1 9 に供給され、内符号の符号化がなされる。さらに、内符 号エンコーダ119の出力が同期付加部120に供給さ れ、シンクプロック毎の同期信号が付加される。同期信 号が付加されることによってシンクブロックが連続する 40 出力端子139に取り出される。 記録データが構成される。この記録データが記録アンプ 121を介して回転ヘッド122に供給され、磁気テー プ123上に記録される。回転ヘッド122は、実際に は、隣接するトラックを形成するヘッドのアジマスが互 いに異なる複数の磁気ヘッドが回転ドラムに取り付けら れたものである。

【0051】記録データに対して必要に応じてスクラン ブル処理を行っても良い。また、記録時にディジタル変 調を行っても良く、さらに、パーシャル・レスポンスク ラス4とビタビ符号を使用しても良い。

【0052】図2は、この発明の一実施形態の再生側の 構成の一例を示す。磁気テープ123から回転ヘッド1 22で再生された再生信号が再生アンプ131を介して 同期検出回路132に供給される。再生信号に対して、 等化や波形整形などがなされる。また、ディジタル変調 の復調、ビタビ復号等が必要に応じてなされる。同期検 出部132は、シンクブロックの先頭に付加されている 周期信号を検出する。同期検出によって、シンクブロッ クが切り出される。

【0053】同期検出ブロック132の出力が内符号エ 10 ンコーダ133に供給され、内符号のエラー訂正がなさ れる。内符号エンコーダ133の出力が I D補間部13 4に供給され、内符号によりエラーとされたシンクプロ ックの I D例えばシンクブロック番号が補間される。 I D補間部134の出力が分離部135に供給され、ビデ オデータとオーディオデータとが分離される。上述した ように、ビデオデータは、MPEGのイントラ符号化で 発生したDCT係数データおよびシステムデータを意味 し、オーディオデータは、PCM(Pulse Code Modulati

【0054】分離部135からのビデオデータがデシャ フリング部136において、シャフリングと逆の処理が なされる。デシャフリング部136は、記録側のシャフ リング部110でなされたシンクブロック単位のシャフ リングを元に戻す処理を行う。デシャフリング部136 の出力が外符号デコーダ137に供給され、外符号によ るエラー訂正がなされる。訂正できないエラーが発生し た場合には、エラーの有無を示すエラーフラグがエラー 有りを示すものとされる。

【0055】外符号デコーダ137の出力がデシャフリ ングおよびデパッキング部138に供給される。デシャ フリングおよびデパッキング部138は、記録側のパッ キングおよびシャフリング部107でなされたマクロブ ロック単位のシャフリングを元に戻す処理を行う。ま た、デシャフリングおよびデパッキング部138では、 記録時に施されたパッキングを分解する。すなわち、マ クロプロック単位にデータの長さを戻して、元の可変長 符号を復元する。さらに、デシャフリングおよびデパッ キング部138において、システムデータが分離され、

【0056】デシャフリングおよびデパッキング部13 8の出力が補間部140に供給され、エラーフラグが立 っている(すなわち、エラーのある)データが修整され る。すなわち、変換前に、マクロブロックデータの途中 にエラーがあるとされた場合には、エラー箇所以降の周 波数成分のDCT係数が復元できない。そこで、例えば エラー箇所のデータをブロック終端符号(EOB)に置 き替え、それ以降の周波数成分のDCT係数をゼロとす る。同様に、高速再生時にも、シンクブロック長に対応 50 する長さまでのDCT係数のみを復元し、それ以降の係

数は、ゼロデータに置き替えられる。さらに、補間部1 4.0では、ビデオデータの先頭に付加されているヘッダ がエラーの場合に、ヘッダ(シーケンスヘッダ、GOP ヘッダ、ピクチャヘッダ、ユーザデータ等)を回復する

処理もなされる。

【0057】DCTブロックに跨がって、DCT係数が DC成分および低域成分から高域成分へと並べられてい るため、このように、ある箇所以降からDCT係数を無 視しても、マクロブロックを構成するDCTブロックの それぞれに対して、満遍なくDCならびに低域成分から のDCT係数を行き渡らせることができる。

【0058】補間部140の出力がストリームコンバー タ141に供給される。ストリームコンバータ141で は、記録側のストリームコンバータ106と逆の処理が なされる。すなわち、DCTブロックに跨がって周波数 成分毎に並べられていたDCT係数を、DCTブロック 毎に並び替える。これにより、再生信号がMPEG2に 準拠したエレメンタリストリームに変換される。

【0059】また、ストリームコンバータ141の入出 て、十分な転送レート(バンド幅)を確保しておく。マ クロブロックの長さを制限しない場合には、画素レート の3倍のバンド幅を確保するのが好ましい。

【0060】ストリームコンバータ141の出力がビデ オデコーダ142に供給される。ビデオデコーダ142 は、エレメンタリストリームを復号し、ビデオデータを 出力する。すなわち、ビデオデコーダ142は、逆量子 化処理と、逆DCT処理とがなされる。復号ビデオデー タが出力端子143に取り出される。外部とのインター フェースには、例えばSDIが使用される。また、スト リームコンパータ141からのエレメンタリストリーム がSDTI送信部144に供給される。SDTI送信部 144には、経路の図示を省略しているが、システムデ ータ、再生オーディオデータ、AUXも供給され、SD TIフォーマットのデータ構造を有するストリームへ変 換される。SDTI送信部144からのストリームが出 力端子145を通じて外部に出力される。

【0061】分離部135で分離されたオーディオデー タがデシャフリング部151に供給される。デシャフリ ング部151は、記録側のシャフリング部117でなさ れたシャフリングと逆の処理を行う。デシャフリング部 117の出力が外符号デコーダ152に供給され、外符 号によるエラー訂正がなされる。外符号デコーダ152 からは、エラー訂正されたオーディオデータが出力され る。訂正できないエラーがあるデータに関しては、エラ ーフラグがセットされる。

【0062】外符号デコーダ152の出力がAUX分離 部153に供給され、オーディオAUXが分離される。 分離されたオーディオAUXが出力端子154に取り出 される。また、オーディオデータが補間部155に供給 50 ても、前フレームのデータを利用してエラーの影響を小

される。補間部155では、エラーの有るサンプルが補 間される。補間方法としては、時間的に前後の正しいデ ータの平均値で補間する平均値補間、前の正しいサンプ ルの値をホールドする前値ホールド等を使用できる。補 間部155の出力が出力部156に供給される。出力部 156は、エラーであり、補間できないオーディオ信号 の出力を禁止するミュート処理、並びにビデオ信号との 時間合わせのための遅延量調整処理がなされる。出力部 156から出力端子157に再生オーディオ信号が取り 10 出される。

【0063】なお、図1および図2では省略されている が、入力データと同期したタイミング信号を発生するタ イミング発生部、記録再生装置の全体の動作を制御する システムコントローラ(マイクロコンピュータ)等が備 えられている。

【0064】この一実施形態では、磁気テープへの信号 の記録は、回転する回転ヘッド上に設けられた磁気ヘッ ドにより、斜めのトラックを形成する、ヘリカルスキャ ン方式によって行われる。磁気ヘッドは、回転ドラム上 力は、記録側と同様に、マクロブロックの最大長に応じ 20 の、互いに対向する位置に、それぞれ複数個が設けられ る。すなわち、磁気テープが回転ヘッドに180°程度 の巻き付け角で以て巻き付けられている場合、回転ヘッ ドの180°の回転により、同時に複数本のトラックを 形成することができる。また、磁気ヘッドは、互いにア ジマスの異なる2個で一組とされる。複数個の磁気ヘッ ドは、隣接するトラックのアジマスが互いに異なるよう に配置される。

> 【0065】図3は、上述した回転ヘッドにより磁気テ ープ上に形成されるトラックフォーマットの一例を示 30 す。これは、1フレーム当たりのビデオおよびオーディ オデータが8トラックで記録される例である。例えばフ レーム周波数が29. 97Hz、レートが50Mbp s、有効ライン数が480本で有効水平画素数が720 画素のインターレス信号(480i信号)およびオーデ ィオ信号が記録される。また、フレーム周波数が25H z、レートが50Mbps、有効ライン数が576本で 有効水平画素数が720画素のインターレス信号(57 6 i 信号) およびオーディオ信号も、図3と同一のテー プフォーマットによって記録できる。

> 40 【0066】 互いに異なるアジマスの2トラックによっ て1セグメントが構成される。すなわち、8トラック は、4セグメントからなる。セグメントを構成する1組 のトラックに対して、アジマスと対応するトラック番号 [0]とトラック番号[1]が付される。図3に示され る例では、前半の8トラックと、後半の8トラックとの 間で、トラック番号が入れ替えられると共に、フレーム 毎に互いに異なるトラックシーケンスが付される。これ により、アジマスが異なる1組の磁気ヘッドのうち一方 が、例えば目詰まりなどにより読み取り不能状態に陥っ

【0067】トラックのそれぞれにおいて、両端側にビ デオデータが記録されるビデオセクタが配され、ビデオ セクタに挟まれて、オーディオデータが記録されるオー ディオセクタが配される。なお、この図3および後述す る図4は、テープ上のオーディオセクタの配置を示すも のである。

【0068】図3のトラックフォーマットでは、8チャ ンネルのオーディオデータを扱うことができるようにさ れている。A1~A8は、それぞれオーディオデータの 10 1~8chのセクタを示す。オーディオデータは、セグ メント単位で配列を変えられて記録される。オーディオ データは、1フィールド期間で発生するオーディオサン プル (例えばフィールド周波数が29.97Hzで、サン プリング周波数が48kHzの場合には、800サンプル または801サンプル)が偶数番目のサンプルと奇数番 目のサンプルとにわけられ、各サンプル群とAUXによ って積符号の1ECCブロックが構成される。

【0069】図3では、1フィールド分のデータが4ト ネル当たりの2個のECCブロックが4トラックに記録 される。2個のECCブロックのデータ(外符号パリテ ィを含む)が4個のセクタに分割され、図3に示すよう に、4トラックに分散されて記録される。2個のECC ブロックに含まれる複数のシンクブロックがシャフリン グされる。例えばA1の参照番号が付された4セクタに よって、チャンネル1の2ECCプロックが構成され る。

【0070】また、ビデオデータは、この例では、1ト ラックに対して4ECCブロック分のデータがシャフリ ング (インターリーブ) され、Upper Sideお よびLower Sideで各セクタに分割され記録さ れる。Lower Sideのビデオセクタには、所定 位置にシステム領域が設けられる。

【0071】なお、図3において、SAT1 (Tr) お よびSAT2 (Tm) は、サーボロック用の信号が記録 されるエリアである。また、各記録エリアの間には、所 定の大きさのギャップ (Vg1, Sg1, Ag, Sg 2, Sg3およびVg2)が設けられる。

【0072】図3は、1フレーム当たりのデータを8ト ラックで記録する例であるが、記録再生するデータのフ オーマットによっては、1フレーム当たりのデータを4 トラック、6トラックなどでの記録することができる。 図4 Aは、1フレームが6トラックのフォーマットであ る。この例では、トラックシーケンスが〔0〕のみとさ れる。

【0073】図4Bに示すように、テープ上に記録され るデータは、シンクプロックと称される等間隔に区切ら れた複数のブロックからなる。図4Cは、シンクブロッ クの構成を概略的に示す。詳細は後述するが、シンクブ 50 づき、ビデオおよびオーディオで、DIDの内容が異な

ロックは、同期検出するためのSYNCパターン、シン クブロックのそれぞれを識別するためのID、後続する データの内容を示すDID、データパケットおよびエラ 一訂正用の内符号パリティから構成される。データは、 シンクプロック単位でパケットとして扱われる。すなわ ち、記録あるいは再生されるデータ単位の最小のものが 1シンクブロックである。シンクブロックが多数並べら れて (図4B)、例えばビデオセクタが形成される (図 4A) .

【0074】図5は、記録/再生の最小単位である、ビ デオデータのシンクブロックのデータ構成をより具体的 に示す。この一実施形態においては、記録するビデオデ ータのフォーマットに適応して1シンクブロックに対し て1個乃至は2個のマクロプロックのデータ(VLCデ ータ)が格納されると共に、1シンクブロックのサイズ が扱うビデオ信号のフォーマットに応じて長さが変更さ れる。図5Aに示されるように、1シンクブロックは、 先頭から、2バイトのSYNCパターン、2バイトのI D、1バイトのDID、例えば112バイト~206バ ラックに記録されるので、オーディオデータの1チャン 20 イトの間で可変に規定されるデータ領域および12バイ トのパリティ(内符号パリティ)からなる。なお、デー 夕領域は、ペイロードとも称される。

> 【0075】先頭の2パイトのSYNCパターンは、同 期検出用であり、所定のビットパターンを有する。固有 のパターンに対して一致するSYNCパターンを検出す ることで、同期検出が行われる。

【0076】図6Aは、IDOおよびID1のピットア サインの一例を示す。IDは、シンクブロックが固有に 持っている重要な情報を持っており、各2バイト (ID 30 0および I D 1) が割り当てられている。 I D O は、1 トラック中のシンクブロックのそれぞれを識別するため の識別情報 (SYNC ID) が格納される。SYNC

IDは、例えば各セクタ内のシンクブロックに対して 付された通し番号である。SYNC IDは、8ビット で表現される。ビデオのシンクブロックとオーディオの シンクプロックとでそれぞれ別個にSYNC IDが付 される。

【0077】 ID1は、シンクブロックのトラックに関 する情報が格納される。MSB側をビット7、LSB側 40 をビット0とした場合、このシンクブロックに関して、 ビット7でトラックの上側(Upper)か下側(Lo wer) かが示され、ビット5~ビット2で、トラック のセグメントが示される。また、ビット1は、トラック のアジマスに対応するトラック番号が示され、ビットO は、このシンクブロックがビデオデータおよびオーディ オデータを区別するビットである。

【0078】図6Bは、ビデオの場合のDIDのビット アサインの一例を示す。DIDは、ペイロードに関する 情報が格納される。上述したID1のビットOの値に基 る。ビット7〜ビット4は、未定義(Reserve d)とされている。ビット3および2は、ペイロードのモードであり、例えばペイロードのタイプが示される。ビット3および2は、補助的なものである。ビット1でペイロードに1個あるいは2個のマクロブロックが格納されることが示される。ビット0でペイロードに格納されるビデオデータが外符号パリティであるかどうかが示される。

【0079】図6Cは、オーディオの場合のDIDのビットアサインの一例を示す。ビット7〜ビット4は、Reservedとされている。ビット3でペイロードに格納されているデータがオーディオデータであるか、一般的なデータであるかどうかが示される。ペイロードに対して、圧縮符号化されたオーディオデータが格納されている場合には、ビット3がデータを示す値とされる。ビット2〜ビット0は、NTSC方式における、5フィールドシーケンスの情報が格納される。すなわち、NTSC方式においては、ビデオ信号の1フィールドに対してオーディオ信号は、サンプリング周波数が48kHzの場合、800サンブルおよび801サンプルの何れかであり、このシーケンスが5フィールド毎に揃う。ビット2〜ビット0によって、シーケンスの何処に位置するかが示される。

【0080】図5に戻って説明すると、図5B~図5Eは、上述のペイロードの例を示す。図5Bおよび図5Cは、ペイロードに対して、1および2マクロブロックのビデオデータ(可変長符号化データ)が格納される場合の例をそれぞれ示す。図5Bに示される、1マクロブロックが格納される例では、先頭の3バイトに、後続するマクロブロックの長さを示す長さ情報LTが配される。なお、長さ情報LTには、自分自身の長さを含んでも良いし、含まなくても良い。また、図5Cに示される、2マクロブロックが格納される例では、先頭に第1のマクロブロックが配される。そして、第1のマクロブロックが配される。そして、第1のマクロブロックに続けて第2のマクロブロックの長さを示す長さ情報して第2のマクロブロックが配され、続けて第2のマクロブロックが配される。長さ情報しては、デパッキングのために必要な情報である。

【0081】図5Dは、ペイロードに対して、ビデオAUX(補助的)データが格納される場合の例を示す。先頭の長さ情報してには、ビデオAUXデータの長さが記される。この長さ情報してに続けて、5パイトのシステム情報、12パイトのPICT情報、および92パイトのユーザ情報が格納される。ペイロードの長さに対して余った部分は、Reservedとされる。

えばPCM形式で扱われる。これに限らず、所定の方式 で圧縮符号化されたオーディオデータを扱うようにもで きる。

【0083】この一実施形態においては、各シンクブロックのデータの格納領域であるペイロードの長さは、ビデオシンクブロックとオーディオシンクブロックとでそれぞれ最適に設定されているため、互いに等しい長さではない。また、ビデオデータを記録するシンクブロックの長さと、オーディオデータを記録するシンクブロックの長さとを、信号フォーマットに応じてそれぞれ最適な長さに設定される。これにより、複数の異なる信号フォーマットを統一的に扱うことができる。

【0084】図7Aは、MPEGエンコーダのDCT回路から出力されるビデオデータ中のDCT係数の順序を示す。DCTブロックにおいて左上のDC成分から開始して、水平ならびに垂直空関周波数が高くなる方向に、DCT係数がジグザグスキャンで出力される。その結果、図7Bに一例が示されるように、全部で64個(8 画素×8ライン)のDCT係数が周波数成分順に並べら20 れて得られる。

【0085】このDCT係数がMPEGエンコーダのVLC部によって可変長符号化される。すなわち、最初の係数は、DC成分として固定的であり、次の成分(AC成分)からは、ゼロのランとそれに続くレベルに対応してコードが割り当てられる。従って、AC成分の係数データに対する可変長符号化出力は、周波数成分の低い(低次の)係数から高い(高次の)係数へと、AC1、AC2、AC3、・・・と並べられたものである。可変長符号化されたDCT係数をエレメンタリストリームが30含んでいる。

【0086】ストリームコンバータ106では、供給された信号のDCT係数の並べ替えが行われる。すなわち、それぞれのマクロブロック内で、ジグザグスキャンによってDCTブロック毎に周波数成分順に並べられたDCT係数がマクロブロックを構成する各DCTブロックにわたって周波数成分順に並べ替えられる。

【0087】図8は、このストリームコンパータ106 におけるDCT係数の並べ替えを概略的に示す。(4:2:2)コンポーネント信号の場合に、1 マクロブロッ 40 クは、輝度信号Yによる4 個のDCTブロック(Y_1 , Y_2 , Y_3 および Y_4)と、色度信号Cb,Crのそれぞれによる2個ずつのDCTブロック(Cb $_1$, Cb $_2$, Cr $_1$ およびCr $_2$)からなる。

【0088】上述したように、ビデオエンコーダ102では、MPEG2の規定に従いジグザグスキャンが行われ、図8Aに示されるように、各DCTブロック毎に、DCT係数がDC成分および低域成分から高域成分に、周波数成分の順に並べられる。一つのDCTブロックのスキャンが終了したら、次のDCTブロックのスキャンが行われ、同様に、DCT係数が並ぶられる

【0089】すなわち、マクロブロック内で、DCTブロック Y_1 , Y_2 , Y_3 および Y_4 、DCTブロックC b_1 , Cb_2 , Cr_1 および Cr_2 のそれぞれについて、DCT係数がDC成分および低域成分から高域成分へと周波数順に並べられる。そして、連続したランとそれに続くレベルとからなる組に、 $\{DC, AC_1, AC_2, AC_3, \cdots \}\}$ と、それぞれ符号が割り当てられるように、可変長符号化されている。

【0090】ストリームコンバータ106では、可変長符号化され並べられたDCT係数を、一旦可変長符号を解読して各係数の区切りを検出し、マクロブロックを構成する各DCTブロックに跨がって周波数成分毎にまとめる。この様子を、図8Bに示す。最初にマクロブロック内の8個のDCTブロックのDC成分をまとめ、次に8個のDCTブロックの最も周波数成分が低いAC係数成分をまとめ、以下、順に同一次数のAC係数をまとめるように、8個のDCTブロックに跨がって係数データを並び替える。

【0091】並び替えられた係数データは、DC(Y_1), DC(Y_2), DC(Y_3), DC

 (Y_4) , DC (Cb_1) , DC (Cb_2) , DC (Cr_1) , DC (Cr_2) , AC₁ (Y_1) , AC₁ (Y_2) , AC₁ (Y_3) , AC₁ (Y_4) , AC₁ (Cb_1) , AC₁ (Cb_2) , AC₁ (Cr_1) , AC₁ (Cr_2) , \cdots である。ここで、DC、AC₁、AC₂、 \cdots は、図7を参照して説明したように、ランとそれに続くレベルとからなる組に対して割り当てられた可変長符号の各符号である。

【0092】ストリームコンバータ106で係数データの順序が並べ替えられた変換エレメンタリストリームは、パッキングおよびシャフリング部107に供給される。マクロブロックのデータの長さは、変換エレメンタリストリームと変換前のエレメンタリストリームとで同一である。また、ビデオエンコーダ102において、ピットレート制御によりGOP (1フレーム)単位に固定長化されていても、マクロブロック単位では、長さが変動している。パッキングおよびシャフリング部107では、マクロブロックのデータを固定枠に当てはめる。

【0093】図9は、パッキングおよびシャフリング部107でのマクロブロックのパッキング処理を概略的に示す。マクロブロックは、所定のデータ長を持つ固定枠に当てはめられ、パッキングされる。このとき用いられる固定枠のデータ長を、記録および再生の際のデータの最小単位であるシンクブロック長と一致させている。これは、シャフリングおよびエラー訂正符号化の処理を簡単に行うためである。図9では、簡単のため、1フレームに8マクロブロックが含まれるものと仮定する。

【0094】可変長符号化によって、図9Aに一例が示 パリティが生成される。図10Aの例では、10個の外されるように、8マクロブロックの長さは、互いに異な 符号パリティのシンボルと、12個の内符号のパリティる。この例では、固定枠である1シンクブロックの長さ 50 のシンボルとが付加される。具体的なエラー訂正符号と

と比較して、マクロブロック#1のデータ、#3のデータおよび#6のデータがそれぞれ長く、マクロブロック#2のデータ、#5のデータ、#7のデータおよび#8のデータがそれぞれ短い。また、マクロブロック#4のデータは、1シンクブロックと略等しい長さである。

【0095】パッキング処理によって、マクロブロックが1シンクブロック長の固定長枠に詰め込まれる。過不足無くデータを詰め込むことができるのは、1フレーム期間で発生するデータ量が固定量に制御されているから 10 である。図9Bに一例が示されるように、1シンクブロックと比較して長いマクロブロックは、シンクブロック長に対応する位置で分割される。分割されたマクロブロックのうち、シンクブロック長からはみ出た部分(オーバーフロー部分)は、先頭から順に空いている領域に、すなわち、長さがシンクブロック長に満たないマクロブロックの後ろに、詰め込まれる。

【0096】図9Bの例では、マクロブロック#1の、シンクブロック長からはみ出た部分が、先ず、マクロブロック 20 の長さに達すると、マクロブロック#5の後ろに詰め込まれる。次に、マクロブロック#3の、シンクブロック 長からはみ出た部分がマクロブロック#7の後ろに詰め込まれる。さらに、マクロブロック#6のシンクブロック長からはみ出た部分がマクロブロック#7の後ろに詰め込まれ、さらにはみ出た部分がマクロブロック#8の後ろに詰め込まれる。こうして、各マクロブロックがシンクプロック長の固定枠に対してパッキングされる。

【0097】各マクロブロックの長さは、ストリームコンパータ106において予め調べておくことができる。 30 これにより、このパッキング部107では、VLCデータをデコードして内容を検査すること無く、マクロブロックのデータの最後尾を知ることができる。

【0099】すなわち、VLCデータの配列の垂直方向に整列する所定数のシンボル(バイト)から10バイトの外符号のパリティが生成され、その水平方向に整列する、ID、DIDおよびVLCデータ(または外符号のパリティ)の所定数のシンボル(バイト)から内符号のパリティが生成される。図10Aの例では、10個の外符号パリティのシンボルと、12個の内符号のパリティのシンボルとが付加される。具体的なエラー訂正符号と

(13)

24

しては、リードソロモン符号が使用される。また、図1 0 Aにおいて、1 S Y N C ブロック内の V L C データの 長さが異なるのは、5 9. 9 4 H z、2 5 H z、2 3. 9 7 6 H z のように、ビデオデータのフレーム周波数が 異なるのと対応するためである。

【0100】図10Bに示すように、オーディオデータに対する積符号もビデオデータに対するものと同様に、10シンボルの外符号のパリティおよび12シンボルの内符号のパリティを生成するものである。オーディオデータの場合は、サンプリング周波数が例えば48kHzとされ、1サンプルが16ビットに量子化される。1サンプルを他のビット数例えば24ビットに変換しても良い。上述したフレーム周波数の相違に応じて、1SYNCブロック内のオーディオデータの量が相違している。前述したように、1フィールド分のオーディオデータ/1チャンネルによって2ECCブロックが構成される。1ECCブロックには、偶数番目および奇数番目の一方のオーディオサンプルとオーディオAUXとがデータとして含まれる。

【0101】次に、図2を用いて上述した、同期検出回路132について、さらに詳細に説明する。図11は、この発明による同期検出回路132の構成の一例を示す。この同期検出回路132は、互いにデータ長の異なるシンクブロックを、自動的に検出できるようにされると共に、セクタの途中で同期パターンのエラーがあっても、前戻り処理を行えるようにされており、この発明の主旨をなすものである。

【0102】なお、以下では、この同期検出回路132では、〔L>K〕および〔2K>L〕であるような、2種類の異なるデータ長しおよびKを有するシンクプロックの検出を行うものとする。データ長しおよびKは、所定周波数のクロックのしおよびKクロック分に相当する。

【0103】ビットシリアルである入力データが端子1に対して入力される。この入力データは、シフトレジスタL10、シフトレジスタK11、比較(L)回路12の一方の入力端、比較(K)13回路の一方の入力端およびシンク比較回路14にそれぞれ供給される。

【0104】シフトレジスタL10およびシフトレジスタK11は、それぞれデータ長LおよびKに対応するビット長を有する。シフトレジスタL10の出力は、6L分の遅延を有するディレイライン19と、長さLの同期パターンに対応した比較(L)回路12の他方の入力端に供給される。シフトレジスタK11の出力は、長さKの同期パターンに対応した比較(K)回路13の他方の入力端に供給される。シンク比較回路14による、同期パターン検出結果と、同期パターンがどのビット位置で一致したかを示すビットシフト量情報とが比較(L)回路12および比較(K)回路13にそれぞれ供給される。

【0105】比較(L)回路12での検出結果およびシフト量が信号CLとしてシンク検出回路15に供給される。同様に、比較(K)回路13での検出結果およびシフト量が信号CKとしてシンク検出回路15に供給される。シンク検出回路15では、信号CLあるいは信号CKに基づき、シンク情報の検出ならびホールドがなされる。ホールドされたシンク情報は、位相制御回路16に供給される。位相制御回路16では、この情報に基づきシンクRAM17へのシンク情報の書き込みアドレスを70 求める。

【0106】シンク情報は、このアドレスに基づきシンクRAM17に書き込まれる。シンクRAM17は、全体で(7L-K)分の長さを有し、書き込まれたデータは、例えばクロックに基づきデータ長に対応したアドレスを移動され、最終的にシンクRAM17から出力される。また、図11に示されるように、シンクRAM17中の(6L-K)の長さの前半部分17Aと、Lの長さの後半部分17Bとの中間から、イナーシャ回路18への出力がなされる。

【0107】位相制御回路16によるシンクRAM17 のアドレス制御により、データの位相が制御され、前戻 り処理がなされる。シンクRAM17における、前半部 分17Aからシンク情報が出力され、イナーシャ回路1 8に供給される。

【0108】一方、出力制御回路20には、シンクRAM17から、位相制御回路16のアドレス制御に基づく分だけ遅延されたシンク情報が供給されると共に、イナーシャ回路18で生成された同期パルスが供給される。供給されたこれらのシンク情報および同期パルスに基づ30 き、ディレイライン19に格納された入力データが読み出され、シンクブロックとして出力端21に導出される。また、イナーシャ回路18で生成された同期パルスは、出力端22にも導出される。

【0109】なお、同期パルスが検出されておらず、イナーシャ回路18からの同期パルスのみで出力データの同期がとられている場合、出力制御回路20から信号Fab-SYNCは、位相制御回路16に供給され、前戻り処理がなされる。

40 【0110】次に、上述した同期検出回路132での処理について、さらに詳細に説明する。上述したように、シンクブロックは、先頭の2バイトに同期パターンが配され、3バイト目にID番号(ID0)、4バイト目に付加情報(ID1)が配される。付加情報には、このシンクプロックに格納されているデータの種別が記される。

【0111】シンクブロックは、実際には、記録媒体から再生されたシリアルデータを単純に、8ビット毎にシリアルーパラレル変換された1バイト単位のデータを扱 50 うため、元のシンクブロックを構成するデータに対して ビットシフトされた状態で入力される。この様子を、図 12に示す。入力データは、図12Aのように単純に8 ビット(1オクテット)を単位として扱われる。図12 Bに一例が示されるように、この入力データの区切りと 元の(記録時の)データの区切りとは、必ずしも対応し ておらず、各バイトのデータは、例えば図12Cに示さ れるように、入力データの区切りに対して、この例では 3ビット、シフトしている。

【0112】入力データと元のデータとのピットシフト 量は、同期パターンの検出時に、そのデータをどれだけ 10 夕長1の間隔で同期パターンが入力されると、比較 シフトすれば固有の同期パターンになるかによって判断 される。ここでは、入力したデータ列のビットシフト量 が0で、元のデータと一致しているとして説明する。こ の例では、入力データと、入力に対してLおよびKクロ ック分遅延されたデータを参照する。そして、それらの データを、ビットシフトした値が固有の同期パターンと 一致するかどうか、ID番号の連続性およびID情報の 同一性を検証し、全てが適正であった場合に、同期パタ ーンが検出されたと判断している。

データの一例を示す。同期パターンを先頭とする各シン クブロックの長さがLで示される。この入力データが入 力端1に供給され、シフトレジスタL10およびシフト レジスタK11に、それぞれ順次供給される。データが 入力され続けると、シフトレジスタL10内のレジスタ が図14Aのような状態となる。なお、図14A中で、 SYNC(L)は、同期パターンの前半の8ピットを示 し、SYNC(H)は、後半の8ビットを示す。

【0114】入力端1からの直接的な入力データと、シ フトレジスタL10の出力とが比較(L)回路12の一 30 方および他方の入力端に供給される。例えば、比較

(L) 回路12の一方の入力端に供給されるデータは、 図14Aの「A」の位置のデータであり、他方の入力端 に供給されるデータは、「B」の位置のデータである。 【0115】比較(L)回路12は、例えば図15に一 例が示されるような構成とされる。なお、比較(K)回 路13も、同様の構成とされる。シフトレジスタL10 が端子30から入力され、8ビットパラレルのレジスタ 31、32に8ビットずつが格納される。同様に、入力 端1からの入力データが端子34から入力され、8ビッ トパラレルのレジスタ35、36に8ビットずつが格納 される。これら、レジスタ31、32に格納されたデー タと、レジスタ35、36に格納されたデータとが一致 するかどうかを、EXOR回路33、37ならびにNO R回路38を用いて調べる。この様子を、図14Bに示 す。比較結果は、出力端39に導出される。

【0116】なお、入力データは、予めシンク比較回路 14で同期パターンと一致するかどうかが調べられ、そ の結果が比較(L)回路12および比較(K)回路13

6に一例が示されるように、内部でラッチしている入力 データに対して、各ビット位置で8ビットの同期パター ンと比較する。シンク比較回路14から、比較(L)回 路12および比較(K)回路13に対して、同期パター ンが検出されたかどうかを示す検出結果と、同期パター ンが検出された場合、その同期パターンがどのビット位 置で一致したのかを示すビットシフト量とが供給され

【0117】このような処理を行うことによって、デー

(L) 回路12では、シンク比較回路14で検出された のと同一のビット位置で同期パターンが一致したことを 検出することができる。そして、検出結果とピットシフ ト量とが信号CLとして出力される。これにより、図1 3 Aに示される各シンクブロックの位置を確認すること ができる。

【0118】一方、シフトレジスタK11においては、 レジスタのビット長が入力されているシンクブロックの バイト数よりも短いので、上述した図14Aに示される 【0113】図13Aは、入力端1から入力される入力 20 ような状態にはならない。こちらの検出回路側で同期パ ターンを検出することが無い。

> 【0119】同様に、データ長がKであるシンクプロッ クが連続的に入力されると、このときには、シフトレジ スタK11および比較(K)回路13が、上述した図1 4 Aおよび図14 Bの状態となるため、同期パターンの 一致を検出することができる。また、この場合、シフト レジスタL10および比較(L)回路12は、図14A および図14Bの状態にならないため、こちらの検出回 路側では、同期パターンが検出されることがない。

【0120】このように、図11の回路を用いて、入力 データ上に特別にデータ長の情報を持たせなくても、複 数のシンクブロックを検出することができる。原理的に は、検出するデータ長毎に、シフトレジスタおよび比較 回路を設けることで、同時に検出することが可能なデー タ長の種類を増やすことができる。

【0121】次に、入力したデータを出力する際の、シ ンクブロックの先頭の位置を示す同期パルスを生成する 方法について説明する。本来、この周期検出回路132 で扱われるデータは、図13Aで示したように、シンク 40 プロックが連続的に入力されるものである。しかしなが ら、記録ならびに伝送系の過程で生じたエラーなどのた め、データの一部若しくは連続したある区間だけ消失し ている可能性がある。シンクプロックのデータ部分、す なわちデータパケットは、エラー訂正符号を構成してい るので、このように同期パターンを含むデータの一部が 欠落しても、エラー訂正ができる可能性がある。しか し、エラー訂正処理を実行させるためには、エラー訂正 符号の先頭、つまりシンクプロックの先頭の位置が正し く検出されていることが必要である。

にそれぞれ通知される。シンク比較回路14では、図1 50 【0122】そこで、同一セクタ内では、同じ長さのシ

(15)

ンクブロックが連続して記録されていることを考える と、一度、特定のデータ長で同期パターンを検出したな らば、その時点でのデータ長の間隔でシンクプロックが 並んでいる可能性が高いと考えられる。したがって、同 期パターンを検出できなくても、次に同期パターンを検 出するまで、前回検出された同期パルスを出力し続ける ことにより、この同期パルスに基づきデータを再生する ことができる可能性がある。例えば、図13Cに示され るように、シンクブロック長に対応する同期パルスに基 づき、図13Bの如く、シンクブロックを正しく再生す ることができる。

【0123】このための手段として、一度、同期パター ンを検出できたなら、出力データの先頭にタイミングを 合わせて一定間隔でパルスを出力するような回路を用い る。上述したイナーシャ回路18がこの回路に相当す

【0124】図17は、上述のイナーシャ回路18の構 成の一例を示す。この回路18は、データ長しおよびK の2種類のデータ長に対応したものである。端子50に めの、識別信号L/Kが供給される。識別信号L/K は、例えば、同期パターンの検出をシフトレジスタ10 Lを用いて行ったか、シフトレジスタK11を用いて行 ったかを示す識別信号である。また、端子51に対し て、同期パターンの検出のタイミングに対応した信号 (スタートパルス) が供給される。

【0125】スタートパルスは、L/Kカウンタ52の スタート端子STに供給されると共に、当初端子51側 が選択されているスイッチ回路54を介して、OR回路 58の一方の入力端に供給される。OR回路58の出力 は、後述するカウンタ59のロード入力端に供給され

【0126】端子50に入力された識別信号L/Kは、 L/Kカウンタ52のイネーブル端子ENに供給される と共に、スイッチ回路53の選択制御信号として用いら れる。スイッチ回路53は、この識別信号レ/Kの内容 に応じて入力端53Aおよび53Bを選択される。入力 端53Aおよび53Bの選択に応じて、カウンタ59の ロードデータ端子に対して、データ長しおよびKに対応 した初期値が例えば図示されないシステムコントローラ から供給されロードされる。

【0127】カウンタ59は、所定のクロックに基づ き、ロードされた初期値からカウントダウンする。そし て、カウント値が〔0〕になったところで、同期パルス を1クロック分、出力する。出力された同期パルスは、 出力端60に導出されると共に、OR回路58の他方の 入力端に供給される。同期パルスが出力されると、再 度、スイッチ回路53を介して初期値がロードされ、カ ウントダウンが再開される。

【0128】カウンタ59でのカウントは、OR回路5

8から出力されるパルスを起点として開始される。すな わち、端子51から供給されたスタートパルスか、ある いは、カウンタ59から出力される同期パルスの何れか が起点とされる。そして、カウントの途中であっても、 OR回路58からのパルスが供給されれば、ロードデー 夕端子から初期値がロードされ、その初期値からのカウ ントダウンが開始される。したがって、入力データの同 期パターンの検出位置が変わった場合でも、カウントの 途中で初期値がロードされるので、入力データに追随し 10 た同期パルスを出力することができる。なお、スイッチ 回路54は、この回路18の動作に応じて適宜選択され る。スイッチ回路54の選択によっては、後述するL/ Kカウンタ52から出力が起点とされる。

【0129】図18は、データ長がしである場合の、イ ナーシャ回路18での動作タイミングの一例を示す。カ ウンタ59では、図18Aのクロックに基づきカウント ダウンが行われる。例えば、タイミングAでスタートパ ルスと識別信号L/Kとが入力される(図18Bおよび 図18C)。すると、次のクロックで、ロードデータ端 対して、データ長をしあるいはKの何れかに決定するた 20 子からデータ長しに対応した初期値が入力され、初期値 からのカウントダウンがなされる(図18D)。そし て、カウント値が〔0〕になると(タイミングB)、ス タートパルスが入力されなくても、図18Eに示される ように同期パルスが出力される。これにより、一度スタ ートされると、一定間隔で同期パルスを出力することが できる。

> 【0130】また、タイミングCのように、カウンタ5 9によるカウントダウンの途中でスタートパルスが入力 されると、その時点で初期値がロードされる。さらに、 30 タイミングDのように、カウント値が〔0〕になるのと スタートパルスの入力とが同時でも、上述のタイミング Bと同様に、その時点で初期値がロードされる。

> 【0131】このように、スタートパルスが入力されて からレクロック後に、同期パルスが出力される。一方、 データ長がKの場合でも、イナーシャ回路18内で(L -K) クロック分のディレイが調整され(後述する)、 その後、カウンタ59でのカウントダウンが開始され る。そのため、出力データ(シンクブロック)を出力す るのに際して、Lクロック分だけ遅延させる必要があ 40 る。この出力データの遅延は、図11におけるディレイ ライン19内の、ディレイ19Bを用いて行われる。

【0132】次に、次に、同期パターンの検出結果をイ ナーシャ回路18に伝達する方法について、図19~図 21を用いて説明する。先ず、図20を用いて、データ 長がLの場合について説明する。図19は、タイミング Aが最も新しい時間に入力された同期パターンを示し、 入力端子1に対して同期パターンがF、E、D、C、B およびAの順番で入力されることが示される。なお、 A、B、C、D、EおよびFそれぞれのタイミングで入

50 力された同期パターンに対応したシンクブロックを、そ

れぞれシンクブロックA、B、C、D、EおよびFと称 する。

【0133】データ長がしである場合、これらのシンク ブロックA~Fは、シンクブロックAがシフトレジスタ L10に入力された時点で、シフトレジスタL10およ びディレイライン19に対して、図20のように格納さ れる。すなわち、シフトレジスタL10には、シンクプ ロックAが格納され、ディレイライン19には、先頭か ら、シンクブロックB~Fが順に格納されている。ま た、シンクブロックFが当該セクタの先頭のシンクブロ ックであるとする。

【0134】図19において、F~Cまでの位置で同期 パターンが検出できず、BおよびAの位置で同期パター ンが検出されているものとする。この場合、シンクブロ ックBに対してイナーシャ回路18を起動させなければ ならない。一方、このシンクブロックBは、ディレイラ イン19の先頭に格納されている(図20)。この位置 ではまだシンクプロックの出力はできないので、同期パ ターンの検出情報を保管しておかなければならない。そ のため、シンクRAM17が用いられる。

【0135】同期パターンの検出情報、すなわち同期検 出がなされたことを示す情報、データ長情報およびビッ トシフト量は、図20に示されるように、(7L-K) 分の長さを有するシンクRAM17の先頭から(L-

> データ長しの場合:書き込み位置 $ML = L - K + 戻り量×L + \alpha$ ・・ (1) データ長Kの場合:書き込み位置MK=戻り量 $\times K$ + α . . (2)

(16)

となる。ここで、αは、処理による遅延の補正量であ る。なお、戻り量とは、図19に示される戻り量であ る。この例では、セクタ内でID番号が連続しているの で、Bの位置のID番号と、当該セクタの先頭の、既知 であるID番号の差分からこの戻り量を求めている。

【0139】このように、互いに異なる長さのシンクブ ロックから構成されているデータ列におけるセクタ (1 セクタは、単一の長さのシンクブロックから構成されて いる)の先頭においての前戻り処理が可能とされる。

【0140】次に、セクタの途中で同期パターンが検出 できなくなった場合の、前戻り処理について説明する。 当該セクタの読み出し中において、連続して同期パター ンの検出ができなくなり、その後、当該セクタ内で再 度、同期パターンが検出できた場合、ある一定のシンク ブロック数分だけ過去に遡って、早期パルスを発生させ る処理を行う。

【0141】先ず、出力制御回路20において、所定の シンクブロック数以上、同期パターンが検出できない状 態であるかどうかが判断される。上述したように、出力 制御回路20に対して、シンクRAM17から同期パタ ーン検出情報が供給されると共に、イナーシャ回路18 から同期パルスが供給される。出力制御回路20にお て、これらの信号ならびに情報を用いて、この判断を行 う。すなわち、同期パルスをトリガにして、シンクRA 50 いたら、Fab-SYNC検出信号を出力する。この信

K) の位置、すなわち、後端から6Lの位置に格納され る。

【0136】ここで、同期パルスを生成し、同期を行う 位置を、セクタの先頭に対応する図19におけるFとす る。すると、同期パターンの検出情報は、図20に示す シンクRAM17のFの位置に格納すればよい。また、 図20に示されるように、シンクRAM17の後端側か ら1 L分戻った位置から、イナーシャ回路18に対して 同期パターンの検出情報を出力する。これにより、ディ 10 レイライン19に格納されたシンクプロックFと同期パ ルスとのタイミングが一致することになる。

【0137】同様に、データ長がKの場合の例を図21 に示す。基本的には、上述のデータ長がしの場合と動作 は同じである。但し、データ長がKの場合には、シンク RAM17への同期パターン情報の書き込み位置は、シ ンクRAM17の先頭からとなる。これにより、ディレ イライン19に格納されたシンクブロックの位置と、シ ンクRAM17に格納される同期パターン情報の位置と が対応することになる。なお、データ長がKの場合に 20 も、イナーシャ回路18への出力は、シンクRAM17 の後端側から1L分戻った位置とされる。

【0138】以上において、同期パターンの検出情報 の、シンクRAM17への先頭から数えた書き込み位置 と、前戻り量との関係式は、

M17の出力を検査する。

【0142】図22は、この処理を行うための構成の一 例を示す。カウンタ73のイネーブル端子CEに対し 30 て、AND回路72の出力が接続され、端子71から供 給されるシンクRAM17からの同期パターン検出情報 内の、同期検出ビットを反転したものと、端子70から 供給されるイナーシャ回路18からの同期パルスとのA NDをとった値が供給される。これにより、同期パルス が検出されておらず、イナーシャ回路18によって生成 された同期パルスのみの場合(この状態を、Fab-S YNCと称する)には、カウンタ73がカウントアップ される。

【0143】なお、カウンタ73は、同期パターンが検 40 出され、端子71の同期パターン検出ビットが立った ら、リセットされる。

【0144】カウンタ73の出力は、比較回路75のデ ータ端子に入力される。比較回路75のRef端子に は、例えば図示されないシステムコントローラから端子 74を介して供給された、Fab-SYNC検出レベル が入力される。比較回路75では、カウンタ73のカウ ント値がFab-SYNC検出レベルを越えたら、例え ば値が〔1〕のFab-SYNC検出信号を出力する。 例えば、5シンクブロック以上、Fab-SYNCが続 号は端子76から位相制御回路16に対して供給される。

【0145】位相制御回路16では、Fab-SYNC 検出信号の値が〔1〕であるときに、同期パターンを検 出した旨をシンク検出回路15から受け取ったら、予め 設定されている前戻り量だけ前戻り処理を行うように、 シンクRAM17に対する同期パターン検出情報の書き 込みアドレスを作成する。そして、受け取った同期パターン検出情報を、このアドレスに基づきシンクRAM17に書き込む。これによる前戻り処理は、図19~図21を用いて既に説明した方法と同一になされる。

【0146】なお、位相制御回路16では、上述した、 セクタ先頭での前戻り処理と、このセクタ途中での前戻 り処理とが重なった場合には、セクタ先頭での前戻り処 理を優先的に行う。

【0147】また、Fab-SYNC検出信号は、図22に示される構成に限らず、例えば、図17に点線で示されるように、イナーシャ回路18にFab-SYNC回路55を設け、これにより出力するようにしてもよい。すなわち、Fab-SYNC回路55は、カウンタ59から出力される同期パルスによってカウントアップするカウンタである。このカウンタは、端子51から供給されるスタートパルスによってリセットされる。Fab-SYNC回路55のカウント値は、Fab-SYNC信号として端子56に導出される。Fab-SYNC信号は、位相制御回路16に供給される。

【0148】同期パターン検出情報は、出力データへ反映される。すなわち、最終出力段である出力制御回路20では、イナーシャ回路18の出力と、同期パターン検出情報とに基づき、ディレイライン19からの出力デー30夕を、ピットシフト量だけシフトさせ、元のデータの1バイト単位に復元する。

【0149】なお、上述では、データ長がLおよびKの間隔での同期パターンの参照を行っているが、これはこの例に限定されない。すなわち、同様の処理で、L,2,3,・・・,nL、K,2K,3K,・・・,mKの間隔で、同期パターンの参照を行うことも、可能である。

【0150】また、上述では、この記録媒体として磁気 テープを用いるようにしているが、これはこの例に限定 40 されない。この発明は、例えば、ハードディスクや光磁 気ディスクなどの、ディスク状記録媒体に適用すること が可能である。また、記録媒体だけでなく、ネットワー クなどの通信を介して伝送されたデータに対しても適用 可能である。

[0151]

【発明の効果】以上説明したように、この発明によれば、互いに異なるデータ長のシンクプロックを自動的に検出し、イナーシャ回路による同期パルス出力を制御する情報を、データ長に応じて、シンクRAMの前戻り処

理を行いたい位置に対応して書き込むようにしている。 そのため、同期信号の検出回路として不可欠な、セクタ 先頭での前戻り処理を、互いに異なるシンクブロック長 を持つ記録フォーマットで実現できるという効果があ る。

【0152】また、この発明によれば、Fab-SYN C検出信号によって、セクタの途中でも、同期検出の前 戻り処理を行うことができるという効果がある。

【0153】、ノントラッキング再生を行うような再生 10 装置では、1本のトラックを複数のヘッドでトレースす るために、それぞれのヘッドからの出力においては、ト ラックの途中から再生されたデータも処理しなければい けない。すなわち、セクタの先頭以外でも、同期をとり 直す必要がでてくる。この発明によれば、セクタの途中 でも、前戻り処理ができるので、同期検出能力を向上さ せることができるという効果がある。

【図面の簡単な説明】

【図1】この発明の一実施形態の記録側の構成を示すプロック図である。

20 【図2】この発明の一実施形態の再生側の構成を示すプロック図である。

【図3】トラックフォーマットの一例を示す略線図であ ス

【図4】トラックフォーマットの他の例を示す略線図である。

【図 5】シンクブロックの構成の複数の例を示す路線図である。

【図6】シンクプロックに付加されるIDおよびDIDの内容を示す略線図である。

30 【図7】ビデオエンコーダの出力の方法と可変長符号化 を説明するための略線図である。

【図8】ビデオエンコーダの出力の順序の並び替えを説明するための略線図である。

【図9】順序の並び替えられたデータをシンクブロック にパッキングする処理を説明するための略線図である。

【図10】ビデオデータおよびオーディオデータに対するエラー訂正符号を説明するための略線図である。

【図11】この発明による同期検出回路の構成の一例を 示すブロック図である。

【図12】入力データのビットシフトを説明するための 略線図である。

【図13】入力データならびに同期パルスを説明するための略線図である。

【図14】シフトレジスタを用いたシンク検出を説明するための略線図である。

【図15】比較(L)回路および比較(K)回路の構成の一例を示すブロック図である。

【図16】シンク比較回路での同期パターン検出を説明 するための略線図である。

る情報を、データ長に応じて、シンクRAMの前戻り処 50 【図17】この発明によるイナーシャ回路の構成の一例

を示すブロック図である。

【図18】イナーシャ回路での動作タイミングの一例を 示すタイミングチャートである。

【図19】同期パターンの検出結果をイナーシャ回路に 伝達する方法を説明するための略線図である。

【図20】同期パターンの検出結果をイナーシャ回路に 伝達する方法を説明するための略線図である。

【図21】同期パターンの検出結果をイナーシャ回路に 伝達する方法を説明するための略線図である。

【図22】Fab-SYNC検出信号を出力する構成の一例を示すブロック図である。

【図23】トラック上の各セクタの配置の一例を概略的 に示す略線図である。

【図24】セクタの先頭で2個連続して同期パターンを 検出できない例を示す略線図である。

【図25】従来の技術による前戻り処理を行う同期検出 回路の構成の一例を示すブロック図である。

【図26】セクタの先頭から読み出された入力データの


一例を概略的に示す路線図である。

『符号の説明』


・・・出力部

10・・・シフトレジスタL、11・・・シフトレジスタK、12・・・比較(L)回路、13・・・比較(K)回路、14・・・シンク比較回路、15・・・シンク検出回路、16・・・位相制御回路、17・・・シンクをAM、18・・・イナーシャ回路、19・・・ディレイライン、20・・・出力制御回路、59・・・カウンタ、73・・・カウンタ、比較回路、100・・・記録再生装置、114・・・AUX付加回路、116・・・外符号エンコーダ、117・・・シャフリング、118・・・ID付加回路、119・・・内符号エンコーダ、120・・・同期付加回路、123・・・磁気テープ、132・・・同期検出回路、133・・・内符号デコーダ、134・・・ID補間回路、151・・・デシャフリング回路、152・・・外符号デコーダ、153・・・AUX分離回路、155・・・補間回路、156

[図1]




[図5]




【図6】


		A		C	
MS8	100	ID1	DID(ピデオ)	DID(3-5'43)	
7	SYNC ID7	Upper/Lewer	(Reservel)	(Reservet)	
8	SYNC IDE	(Reservel)	(Reservel)	(Reserve)	
5	SYNC IDS	SEO NB3	(Reservel)	(Reserve)	
4	SYNC ID4	SEG NB2	(Rosurtvel)	(Permaner)	
3	SYNC IDS	SEG N81	A ID→ MD1	データ/オーディオ	
2	SYNC ID2	SEG NBO	√.4D-1, WD0	5F Seg2	
1	SYNC IDE	トラック	2M9/IMB	5F Segi	
0	SYNC IDO	ピデオノオーディオ	Youter	5F Seg0	
LSB					


[図2]




[图3]









[図11]







[図12]




[図13]




[図17]




[図23]




[図22]




[図24]




【図18】




[図20]




[図21]



[図26]



[図25]



フロントページの続き

(51) Int. Cl. 7

識別記号

FΙ

テーマコート*(参考)

H 0 4 N 5/907

5/92

H 0 4 N 5/92

 \mathbf{H}

Fターム(参考) 5C018 CA05 GA02 HA05 KA02 LA03

5C052 AA01 AB05 CC02 CC03 CC06

CC11 CC12 GA04 GA07 GB02

GB06 GB07 GB09 GC06 GD01

GD05 GD06 GD09 GF04

5C053 FA22 GA16 GB01 GB06 GB07

GB08 GB10 GB11 GB15 GB18

GB22 GB26 GB30 GB38 HA01

HA33 JA12 JA21 JA26 KA08

KA09 KA19 KA20 KA21 KA24

5D044 AB05 AB07 BC01 CC03 FG10

FG19 GM19 GM27